Informática
Docente: Víctor Hugo Valle Ríos
Curso: Arquitectura de Computadores
Ciclo: 2020-II
INTEGRANTES:
• Calle Núñez Marcos Abelardo
• Chumacero Jibaja Keny
• Pisfil Hernández Cristhian David
Piura -Perú
2021
,Índice
Carátula ................................................................................................................................. 1
Introducción .......................................................................................................................... 7
Objetivos ............................................................................................................................... 8
Objetivo general. ............................................................................................................... 8
Objetivos específicos. ....................................................................................................... 8
Marco teórico ........................................................................................................................ 9
Arquitectura de computadoras .......................................................................................... 9
Algebra booleana .............................................................................................................. 9
Compuertas lógicas ........................................................................................................... 9
Compuerta AND ......................................................................................................... 10
Compuerta OR ............................................................................................................ 11
Compuerta NOT .......................................................................................................... 11
Compuerta XOR.......................................................................................................... 11
Compuerta NAND ...................................................................................................... 12
Compuerta NOR.......................................................................................................... 12
Compuerta XNOR ....................................................................................................... 13
Circuitos Lógicos combinacionales ................................................................................ 13
Circuitos sumadores. ................................................................................................... 13
Semisumador. .............................................................................................................. 14
Sumador completo ...................................................................................................... 15
Circuitos de sumador completo ....................................................................................... 15
Codificador .................................................................................................................. 16
Decodificador .............................................................................................................. 17
Multiplexor .................................................................................................................. 18
Circuitos de un multiplexor ......................................................................................... 19
Demultiplexor ............................................................................................................. 20
2
, Circuitos Lógicos Secuenciales....................................................................................... 20
Flip Flop ...................................................................................................................... 21
Flip Flop R-S ............................................................................................................... 22
Flip Flop R-S síncrono ................................................................................................ 22
Flip Flop J-K ............................................................................................................... 23
Flip Flop D .................................................................................................................. 24
Contador ...................................................................................................................... 27
Registro ....................................................................................................................... 29
Desarrollo del Ejercicio ....................................................................................................... 31
Implementación del circuito en LOGISIM ..................................................................... 31
Diagrama de bloques ................................................................................................... 31
Circuitos componentes que se utilizaron para la implementación en Logisim ........... 32
Descripción del funcionamiento del circuito final en LOGISIM ................................ 42
Implementación del circuito en Simulador Virtual de Circuitos. ................................... 43
Diagrama General de Bloques .................................................................................... 43
Componentes que se utilizaron para la implementación ............................................. 44
Descripción del funcionamiento del circuito final en el simulador Virtual de Circuitos
.......................................................................................................................................... 52
Conclusiones ....................................................................................................................... 54
Bibliografía ......................................................................................................................... 55
Anexos................................................................................................................................. 56
3
, Índice de Ilustraciones
Ilustración 1: Compuerta AND ........................................................................................... 10
Ilustración 2: Compuerta OR .............................................................................................. 11
Ilustración 3: Compuerta NOT............................................................................................ 11
Ilustración 4: Compuerta XOR ........................................................................................... 12
Ilustración 5: Compuerta NAND ........................................................................................ 12
Ilustración 6:Compuerta NOR ............................................................................................ 12
Ilustración 7: Compuerta XNOR ........................................................................................ 13
Ilustración 8: Circuito semisumador con compuertas ......................................................... 14
Ilustración 9: Circuito semisumador ................................................................................... 14
Ilustración 10: Circuito sumador completo con compuertas ............................................... 15
Ilustración 11: Circuito sumador completo ......................................................................... 16
Ilustración 12: Diagrama de caja negra de codificador ....................................................... 16
Ilustración 13: Circuito de codificador decimal a binario sin prioridad ............................. 17
Ilustración 14: Diagrama de caja negra de decodificador ................................................... 17
Ilustración 15: Circuito de display que muestra el número ingresado ................................ 18
Ilustración 16: Circuito de multiplexor con compuertas ..................................................... 19
Ilustración 17: Circuito de multiplexor ............................................................................... 19
Ilustración 18: Circuito de un demultiplexor con compuertas ............................................ 20
Ilustración 19: Circuito de un demultiplexor ...................................................................... 20
Ilustración 20: Representación de la funcionalidad de la lógica secuencial ....................... 21
Ilustración 21: Tipos de flip flop ......................................................................................... 21
Ilustración 22: Circuito de flip flop r-s con compuertas nor ............................................... 22
Ilustración 23: Circuito de flip flop r-s ............................................................................... 22
Ilustración 24: Circuito de flip flop r-s síncrono con compuertas ...................................... 23
Ilustración 25: Circuito de flip flop r-s síncrono ................................................................. 23
Ilustración 26: Circuito de flip flop j-k con compuertas ..................................................... 24
Ilustración 27: Circuito de flip flop j-k ............................................................................... 24
Ilustración 28: Circuito de flip flop tipo D con compuertas ............................................... 25
Ilustración 29: Circuito de flip flop tipo D.......................................................................... 25
Ilustración 30: Diagrama de estados de flip-flop r-s ........................................................... 26
Ilustración 31: Diagrama de estados de flip-flop j-k ........................................................... 27
Ilustración 32: Diagrama de estados de flip flop tipo D ..................................................... 27
Ilustración 33: Diagrama de estados de ejemplo contador.................................................. 27
Ilustración 34: Circuito de ejemplo contador con la secuencia 4-3-1-5 .............................. 28
Ilustración 35: Registro de almacenamiento en paralelo de 4 bits usando flip-flops tipo D
.................................................................................................................................................. 29
Ilustración 36: Registro de almacenamiento en serie de 4 bits usando flip-flops tipo D .... 30
Ilustración 37: Diagrama de caja negra ............................................................................... 31
Ilustración 38: Diagrama de bloques................................................................................... 31
Ilustración 39: Diagrama de estados ................................................................................... 32
Ilustración 40: Contador de 4 bits en Logisim del ejercicio ............................................... 34
Ilustración 41: Circuito comparador 2 números de un bit con compuertas ........................ 35
Ilustración 42: Circuito comparador 2 números de un bit................................................... 36
Ilustración 43: Demultiplexor0 ........................................................................................... 37
Ilustración 44: Demultiplexor1 ........................................................................................... 37
Ilustración 45: Demultiplexor2 ........................................................................................... 37
Ilustración 46: Demultiplexor3 ........................................................................................... 37
Ilustración 47: Demultiplexor de un bit con compuertas .................................................... 38
4
Docente: Víctor Hugo Valle Ríos
Curso: Arquitectura de Computadores
Ciclo: 2020-II
INTEGRANTES:
• Calle Núñez Marcos Abelardo
• Chumacero Jibaja Keny
• Pisfil Hernández Cristhian David
Piura -Perú
2021
,Índice
Carátula ................................................................................................................................. 1
Introducción .......................................................................................................................... 7
Objetivos ............................................................................................................................... 8
Objetivo general. ............................................................................................................... 8
Objetivos específicos. ....................................................................................................... 8
Marco teórico ........................................................................................................................ 9
Arquitectura de computadoras .......................................................................................... 9
Algebra booleana .............................................................................................................. 9
Compuertas lógicas ........................................................................................................... 9
Compuerta AND ......................................................................................................... 10
Compuerta OR ............................................................................................................ 11
Compuerta NOT .......................................................................................................... 11
Compuerta XOR.......................................................................................................... 11
Compuerta NAND ...................................................................................................... 12
Compuerta NOR.......................................................................................................... 12
Compuerta XNOR ....................................................................................................... 13
Circuitos Lógicos combinacionales ................................................................................ 13
Circuitos sumadores. ................................................................................................... 13
Semisumador. .............................................................................................................. 14
Sumador completo ...................................................................................................... 15
Circuitos de sumador completo ....................................................................................... 15
Codificador .................................................................................................................. 16
Decodificador .............................................................................................................. 17
Multiplexor .................................................................................................................. 18
Circuitos de un multiplexor ......................................................................................... 19
Demultiplexor ............................................................................................................. 20
2
, Circuitos Lógicos Secuenciales....................................................................................... 20
Flip Flop ...................................................................................................................... 21
Flip Flop R-S ............................................................................................................... 22
Flip Flop R-S síncrono ................................................................................................ 22
Flip Flop J-K ............................................................................................................... 23
Flip Flop D .................................................................................................................. 24
Contador ...................................................................................................................... 27
Registro ....................................................................................................................... 29
Desarrollo del Ejercicio ....................................................................................................... 31
Implementación del circuito en LOGISIM ..................................................................... 31
Diagrama de bloques ................................................................................................... 31
Circuitos componentes que se utilizaron para la implementación en Logisim ........... 32
Descripción del funcionamiento del circuito final en LOGISIM ................................ 42
Implementación del circuito en Simulador Virtual de Circuitos. ................................... 43
Diagrama General de Bloques .................................................................................... 43
Componentes que se utilizaron para la implementación ............................................. 44
Descripción del funcionamiento del circuito final en el simulador Virtual de Circuitos
.......................................................................................................................................... 52
Conclusiones ....................................................................................................................... 54
Bibliografía ......................................................................................................................... 55
Anexos................................................................................................................................. 56
3
, Índice de Ilustraciones
Ilustración 1: Compuerta AND ........................................................................................... 10
Ilustración 2: Compuerta OR .............................................................................................. 11
Ilustración 3: Compuerta NOT............................................................................................ 11
Ilustración 4: Compuerta XOR ........................................................................................... 12
Ilustración 5: Compuerta NAND ........................................................................................ 12
Ilustración 6:Compuerta NOR ............................................................................................ 12
Ilustración 7: Compuerta XNOR ........................................................................................ 13
Ilustración 8: Circuito semisumador con compuertas ......................................................... 14
Ilustración 9: Circuito semisumador ................................................................................... 14
Ilustración 10: Circuito sumador completo con compuertas ............................................... 15
Ilustración 11: Circuito sumador completo ......................................................................... 16
Ilustración 12: Diagrama de caja negra de codificador ....................................................... 16
Ilustración 13: Circuito de codificador decimal a binario sin prioridad ............................. 17
Ilustración 14: Diagrama de caja negra de decodificador ................................................... 17
Ilustración 15: Circuito de display que muestra el número ingresado ................................ 18
Ilustración 16: Circuito de multiplexor con compuertas ..................................................... 19
Ilustración 17: Circuito de multiplexor ............................................................................... 19
Ilustración 18: Circuito de un demultiplexor con compuertas ............................................ 20
Ilustración 19: Circuito de un demultiplexor ...................................................................... 20
Ilustración 20: Representación de la funcionalidad de la lógica secuencial ....................... 21
Ilustración 21: Tipos de flip flop ......................................................................................... 21
Ilustración 22: Circuito de flip flop r-s con compuertas nor ............................................... 22
Ilustración 23: Circuito de flip flop r-s ............................................................................... 22
Ilustración 24: Circuito de flip flop r-s síncrono con compuertas ...................................... 23
Ilustración 25: Circuito de flip flop r-s síncrono ................................................................. 23
Ilustración 26: Circuito de flip flop j-k con compuertas ..................................................... 24
Ilustración 27: Circuito de flip flop j-k ............................................................................... 24
Ilustración 28: Circuito de flip flop tipo D con compuertas ............................................... 25
Ilustración 29: Circuito de flip flop tipo D.......................................................................... 25
Ilustración 30: Diagrama de estados de flip-flop r-s ........................................................... 26
Ilustración 31: Diagrama de estados de flip-flop j-k ........................................................... 27
Ilustración 32: Diagrama de estados de flip flop tipo D ..................................................... 27
Ilustración 33: Diagrama de estados de ejemplo contador.................................................. 27
Ilustración 34: Circuito de ejemplo contador con la secuencia 4-3-1-5 .............................. 28
Ilustración 35: Registro de almacenamiento en paralelo de 4 bits usando flip-flops tipo D
.................................................................................................................................................. 29
Ilustración 36: Registro de almacenamiento en serie de 4 bits usando flip-flops tipo D .... 30
Ilustración 37: Diagrama de caja negra ............................................................................... 31
Ilustración 38: Diagrama de bloques................................................................................... 31
Ilustración 39: Diagrama de estados ................................................................................... 32
Ilustración 40: Contador de 4 bits en Logisim del ejercicio ............................................... 34
Ilustración 41: Circuito comparador 2 números de un bit con compuertas ........................ 35
Ilustración 42: Circuito comparador 2 números de un bit................................................... 36
Ilustración 43: Demultiplexor0 ........................................................................................... 37
Ilustración 44: Demultiplexor1 ........................................................................................... 37
Ilustración 45: Demultiplexor2 ........................................................................................... 37
Ilustración 46: Demultiplexor3 ........................................................................................... 37
Ilustración 47: Demultiplexor de un bit con compuertas .................................................... 38
4
